|
|
|
Virtuoso客户定制集成电路设计平台设计任务
 高级器件建模
为了确保电路的模拟得以准确执行，设计者首先需要保证模拟模型的准确性。高级器件建模通过对硅测试芯片进行直接物理测量并把这些测量结果转换成硅精确的器件模型参数，能够生成硅精确的模拟模型。
规格说明驱动的设计
每个设计都始于一套规格说明（测量和目标）的集合，它们需要在芯片中得以实现。在一个规格说明驱动的环境中，这些测量和目标在一个集中的地方输入，在设计过程的任何阶段都可以把设计的响应同这些规格说明进行比较。规格说明驱动的环境能够帮助设计者管理以后的修改，对测量迅速重新生成以及对经过修改的设计重新进行模拟。
多模式模拟
设计者对设计进行模拟来测试他们的电路设计。然而，设计IP的来源可能各式各样。根据不同的设计阶段，有的模块可能使用行为级模型，同时还有可能用到晶体管级的模型，甚至有的模块会包含从版图中提取出来的寄生参数模型。多模式模拟能够处理各种各样的设计IP，快速精确地显示出设计电路的信号波形响应，无论该设计如何定义。
加速版图设计
一旦完成了设计创建和模拟，设计将转入物理版图设计阶段。适当的技术能够帮助自动化和加速单元布局和金属布线过程。对于定制集成电路设计而言，组合了直接交互（特定版图设计需要）和自动化（提高速度需要）特性的工具支持加速物理版图设计。
硅分析
硅分析使得设计者能够执行物理验证、寄生参数提取、衬底噪声建模、信号和功率完整性分析，从而确保设计功能正确并且可以在硅片上得以实现。硅分析能够在tapeout之前加快物理和电气signoff。
全芯片集成
全芯片集成能够为整个设计提供强大的版图规划。明白模块的什么地方会出现问题将帮助设计者应对那些大多数亚微米设计中出现的热点和敏感布线。手动和自动化的工具的组合运用最适合用在客户定制设计阶段 - 设计者有可能使用综合技术、标准单元的布局布线技术以及关键模块的定制布局技术。在完成芯片的布局之后，设计者能够继续布线，把更多的注意力集中在设计的电源线和地线上面。
|
© 2003-2008 Cadence Design Systems, Inc. All Rights Reserved.
