CDNLIVE! BEIJING 2008
2008年7月15日
北京香格里拉饭店 景阁大宴会厅
中国 北京
|
|
征集论文
论文征集已经结束
CDNLive! Beijing 2008 会议正在寻找涉及设计工具、设计方法、设计技巧的以下各类演讲。
设计工具 演讲描述为您公司内部设计工具及其使用的研究和开发所作出的贡献.
设计方法和案例分析 演讲描述为电路和系统提供创新的方法学， 以及在最先进的设计项目中创造性的设计自动化经验。
设计技巧 演讲描述从特定的设计项目透视设计工具和方法的使用。包括关于设计的概述和方法学、流程和对工具的创造性的使用等方面的讨论。
2008年4月18日之前提交您的文章摘要,即有机会抽取Samsonite(新秀丽)Proteo系列双肩背包!
摘要提交包括一个不超过500字的摘要，清晰地阐述重要的贡献、影响和结果。我们会评估所有的摘要，被接受做演讲的作者将需要签订一份关于其论文使用的版权声明。通知将于2008年4月25日之前通过email发出。
重要日期:
| 任务 |
截止日期 |
| 提交摘要 |
2008年2月22日星期五到2008年4月18日星期五 |
| 摘要提交最后日期 |
2008年4月18日星期五 |
| 通知演讲者 |
2008年4月25日星期五 |
| 最终论文/演讲稿提交最后日期 |
2008年6月25日星期三 |
论文征集已经结束
CDNLive! Beijing 2008论文评审委员会:
CDNLive! Beijing 2008的所有摘要都将被 Cadence公司认真评估。
请注意，对摘要的评定将基于，并将包括以下关于最终论文和演讲评定标准的信息。
· 质量 – 摘要应该被很好的组织，并易于理解。摘要和综述是整篇论文的作者被期望的很好的指针。
· 相关性 – 摘要应当于用户群的兴趣有高度的相关性，并有特定的主题方向。
· 影响度 – 提交报告的重要的结果、方法学或是特别重要成就的案例分析在考量时将特别受到欢迎。
· 独创性 – 新的设计方法学或是一个创新性设计的案例分析拥有非常高的教育价值。
· 商业性的内容 – 可以接受在一个设计的案例分析中或是做为一个设计方法学的印证而使用产品，并且一个用户群的很多摘要这样做可以看到是广受欢迎的。然而，我们也知道听众对出现产品倾向的最负面的反映。一个使用了真实的产品的好的案例分析，以合适的方式示范可行性或者阐明一个概念，将特别受到欢迎。
准备摘要的指导:
请包含您的联系信息, 例如姓名, 您服务的公司/组织, 工作电话和email, 职位和您的简历
· 说明您要探讨的问题或需求（1～2句）
· 说明您将涉及解决该问题的要点或主题（1～3句）
· 指出解决该问题所采用的技术、服务或方法学（1～3句）
· 引用什么样的一个案例分析作为成功事例（1～2句）
指出您的论文或演讲如何能够帮助与会者或者他们的客户？最大的收获在哪里？更快的上市时间？降低管理费用？提高生产力？例如：最大的收益是什么？请使用量词：如节省6～8周（1～2句）
有问题:
请发送Email至 cdnlivebj2008_cfp@cadence.com
|
|
推荐的CDNLive!北京2008论文主题
Functional verification
Power-aware functional verification & modeling
Transaction-based verification, modeling & acceleration
Hardware/software co-verification - ISX
Verification planning and management
Testbench development and automation
Assertion-based Verification
Formal Analysis
Simulation debug and analysis
Analog-mixed signal system verification
Silicon debug in-circuit emulation
Platform VIP Reuse
Digital IC design
RTL synthesis
Formal verification
Low-power design/estimation in front end
Low power design implementation and analysis
Design for test/yield/manufacturing (DFT, DFY & DFM)
Constraints management and timing analysis
Hierarchical layout, prototyping, and planning
Physical optimization, routing and timing closure
Dealing with ECOs
Coping with variation during implementation
Signoff(timing, power and SI)
Physical verification (DRC, LVS, EM)
New technologies challenges
IP design and reuse
High-performance design
Custom IC design
Analog/RF parasitic extraction and simulation
High-frequency challenges and solutions
Statistical simulation
Circuit optimization
Full custom floorplanning
Physical automation/ optimization
Physical verification
Voltage drop/electromigration
Mixed-model/mixed-signal simulation and analysis
Test for analog/mixed-signal designs
IC 6.x Adoption
Deep submicron challenges/solutions
Modeling/characterization
Analog/Mixed signal methodology enhancement
RF Design methodology enhancement
Silicon-Package-Board
Front-end design capture
Constraint-driven design
Design partioning and reuse
Library and data management
Integration with PLM systems
Infrastructure and customization
Interactive and automatic routing
Design for manufacturing and testability
Signal and power integrity analysis
Simulation model development
Multi-gigahertz design
Design process and automation
Algorithmic-based model development
Designing in DDR2 memories
Silicon/Package co-design
Rapid feasibility prototyping methodologies
DFM verification of complex IC Packages/SiPs
Package-On-Package design techniques and challenges
RF SiP methodology enhancement
Special Interest
OpenAccess
Reliability modeling
Design for test/manufacturing and RET signal integrity
Design reuse strategies
Impact of standards on design optimization
Configuration management
Process design kit automation
Platform-dependent methodology flows
Linking of design and fab data to improve ramp yield
DFY/DFM optimization techniques and results
Interoperability
|
|
© 2003-2008 Cadence Design Systems, Inc. All Rights Reserved.