|
|
Allegro系统互连设计平台
Cadence Allegro系统互连设计平台通过IC、封装和PCB之间的约束驱动的协同设计，实现降低成本并加速上市时间。
注意：SPB（Silicon-package-board）产品线目前已经包含在Allegro平台内，所有产品名已经变更。请核查pre-platform technologies reference grid 查看名字变更情况。
系统互连指的是信号、信号关联回路以及电源分配系统间的逻辑、物理和电气联接。设计团队在设计当今复杂设计的系统互连时，面临着前所未有的挑战。随着IC的集成度不断提高，芯片I/O和封装针数迅速增加，千兆赫速度的数据速率、还意味着极快的信号转换进入PCB及系统。与此同时，PCB平均面积正在缩小，而随着芯片晶体管数量的飙升，电源供应的需求大大提高。
要解决这些复杂问题，以及应对不断提高的上市时间压力，孤立地设计系统组件的传统方式已经不合时宜。实现复杂系统中可行的系统互连设计需要新一代的方法，让设计团队在跨越所有三个系统领域的系统互连设计中实现最高效率。
使用该平台的协同设计方法，工程师可以迅速优化I/O缓冲与IC、封装和PCB之间的系统互连，避免了硬件的重新投片，缩减了硬件成本和设计周期。约束驱动的Allegro流程包含了设计输入、信号完整性和物理PCB设计的高级功能。
从高速、高性能产品设计到日用品市场，Cadence提供了与现有技术的轻松集成，让你可以对现有设计流程进行实质性改良，通过更新和最合适的技术支持所有市场领域。而由于其拥有Cadence Encounter和Virtuoso平台的支持，Allegro协同设计方法能够实现有效的设计链结合。
Silicon design-in kits
除了为约束驱动的IC封装和高速PCB设计与分析提供业界主流技术外，Cadence还率先提出了芯片应用设计工具包的概念。芯片应用设计工具包加快了盈利时间，因为它们可以让IC公司缩短新设备的适应时间，而系统公司可以加速PCB系统设计周期。
|
|
|
© 2003-2009 Cadence Design Systems, Inc. All Rights Reserved.
